MT是表面组装技术（表面贴装技术）（Surface Mounted Technology的缩写），是目前电子组装行业里流行的一种技术和工艺。
DIP封装，是dual inline-pin package的缩写，也叫双列直插式封装技术，双入线封装，DRAM的一种元件封装形式。指采用双列直插形式封装 的集成电路芯片，绝大多数中小规模集成电路均采用这种封装形式，其引脚数一般不超过100。
DIP封装的CPU芯片有两排引脚，需要插入到具有DIP结构的芯片插座上。当然，也可DIP封装以直接插在有相同焊孔数和几何排列的电路板上进行焊接。恒域新和本着"客户至上，诚信至上"的原则，与多家企业建立了长期的合作关系。DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏管脚。DIP封装结构形式有：多层陶瓷双列直插式DIP，单层陶瓷双列直插式DIP，引线框架式DIP（含玻璃陶瓷封接式，塑料包封结构式，陶瓷低熔玻璃封装式）等。
DIP后焊不良-漏焊
1，漏焊造成原因：
1）助焊剂发泡不均匀，泡沫颗粒太大。
2）助焊剂未能完全活化。
3）零件设计过于密集，导致锡波阴影效应。
4）PWB变形。
5）锡波过低或有搅流现象。
6）零件脚受污染。
7）PWB氧化、受污染或防焊漆沾附。
8）过炉速度太快，焊锡时间太短。
2，漏焊短路补救措施:
1）调整助焊剂发泡槽气压及定时清洗。
2）调整预热温度与过炉速度之搭配。
3）PWB Layout设计加开气孔。
4）调整框架位置。
5）锡波加高或清除锡渣及定期清理锡炉。
6）更换零件或增加浸锡时间。
7）去厨防焊油墨或更换PWB。
8）调整过炉速度。
三、DIP后焊不良-元件脚长
特点：零件线脚吃锡后，其焊点线脚长度超过规定之高度者。
允收标准：φ≦0.8mm → 线脚长度小于2.5mm；φ＞0.8mm → 线脚长度小于3.5mm
影响性：1.易造成锡裂。2.吃锡量易不足。3.易形成安距不足。
1，元件脚长造成原因：
1）插件时零件倾斜，造成一长一短。
2）加工时裁切过长。
元件脚长补救措施:
A.确保插件时零件直立，可以加工的方式避免倾斜。
B.加工时必须确保线脚长度达到规长度。
3）注意组装时偏上、下限之线脚长。